SALPHOENIX®1A 系列 FPGA
PLB 用户手册

上海安路信息科技股份有限公司

UG_901（v1.3）2023 年 03 月

目 录

目 录 I

1 PLB 概览 1

2 可编程逻辑阵列结构 2

3 功能细节介绍 7

3.1 可编程逻辑单元 7

3.2 可编程逻辑单元内部 SLICE 结构 8

3.3 组合逻辑资源 8

3.4 全加器与进位链 9

3.5 DFF/ LATCH 功能 10

3.6 移位器功能 11

3.7 DISRAM 功能 13

版本信息 14

免责声明 14

1 PLB 概览

SALPHOENIX®1A（以下简称 PH1A）系列 FPGA 中提供了高性能的 Programmable Logic Block（可编程逻辑块 PLB）结构，主要特点如下：

- 真正的 LUT6 技术
- 可以实现互连的双 LUT5 或者独立的双 LUT4 功能
- 能够实现分布式存储器
- 移位寄存器
- 先进的全加器和进位链结构
- 具有多路选择器
- 锁存器

2 可编程逻辑阵列结构

PH1A 系列 FPGA 底层由 I/O、PLL、ERAM、DSP、PLB、PMB、SERDES、PCIE、CONFIG 等模块构成，具体 PH1A 器件结构如图 2-1、图 2-2、图 2-3、图 2-4、图 2-5、图 2-6 所示。



图 2-1 PH1A400SFG900 器件结构功能简化框图



图 2-2 PH1A400SFG676 器件结构功能简化框图



图 2-3 PH1A60GEG324 器件结构功能简化框图



图 2-4 PH1A90SBG484 器件结构功能简化框图



图 2-5 PH1A90SBG324 器件结构功能简化框图



图 2-6 PH1A180SFG676 器件结构功能简化框图

可编程逻辑阵列如图 2-6 所示，主要有 PLB、PMB 和 IP 三类模块。PLB 和 PMB 带有可编程逻辑功能，IP 具有特定功能，比如：DSP，BRAM 等硬件模块 PLB 包括 Routing Switch Block（可编程互连开关块）和 Programmable Functional Unit（可编程功能单元）;PMB 包括 Routing Switch Block 和 Programmable Memory Unit(可编程功能/存储单元)。



图 2-7 可编程逻辑阵列单元示意图

RSB 是 Routing Switch Block 的简称，包括了单元间的连线以及互连单元。 以实现可编程的连接关系，RSB 只负责实现逻辑单元之间的信号传输，以及逻辑单元和内嵌其它 IP 单元的连接，不带有逻辑功能。

PFU 是 Programmable Functional Unit 的简称，PFU 负责实现用户逻辑中的各种组合/时序功能。包含有查找表、加法器逻辑和 DFF。

PMU 是 Programmable Memory Unit 的简称，PMU 除能够实现所有的 PFU 功能外，还可以实现额外的分布式 RAM 功能/移位器功能和 LATCH 功能。

PFU 和 PMU 结构如图 2-8 所示：



图 2-8 PFU（左）和 PMU（右）结构示意图

每个 PFU 包含 8 个 SLICE 单元。分为 BANK0 和 BANK1 两部分，其中 SLICE[0]、SLICE[1]、SLICE[2]、SLICE[3]属于 BANK0， SLICE[4]、SLICE[5]、SLICE[6]、SLICE[7]属于 BANK1，每个 BANK 都有独立的 clk、asr 和 ssr 信号。

每个 PMU 除包含 8 个 SLICE 单元外，还包含一个简单的 Memory 控制器，可以和 8 个 SLICE 中的查找表组合形成 Memory 块。因此，PMU 除了可实现所有 PFU 单元的功能外，还额外支持 Memory 功能。另外，PMU 中 8 个 DFF 可以用作 LATCH。

3 功能细节介绍

3.1 可编程逻辑单元

可编程逻辑单元有 PFU 和 PMU 两种。可编程逻辑单元的组成与可实现的功能如表 3-1 所示。

表 3-1 可编程逻辑单元组成与可实现的功能汇总表

可编程逻辑单元基本功能	说明
基本结构	2*BANK/per Unit, 4*SLICE/per BANK
LUT6（双 LUT5）	8
进位链长度/进位链个数	8/1
DFF 个数	16
LATCH 个数（仅 PMU）	8
时钟个数（基于 BANK）	2
DFF 异步 set/reset 个数（基于 BANK）	2
DFF 同步 set/reset 个数（基于 BANK）	2
DFF CE 个数	4

PMU 可以实现所有 PFU 功能，除此之外还有额外支持 Memory 和 LATCH 功能。PMU 的 Memory 功能如表 3-2 所示。

表 3-2 PMU Memory 功能表

PMU Memory 模式	说明
Disram 8 位读写（异步读）	深度=64/位宽=8
Disram 16 位读写（异步读）	深度=32/位宽=16
8 位宽移位器 shifter8	最大深度 64/位宽=8
16 位宽移位器 shifter16	最大深度 32/位宽=16

3.2 可编程逻辑单元内部 SLICE 结构



图 3-1 SLICE 结构示意图

每个 PFU 或 PMU 包含 8 个相同的 SLICE，如图 3-1 所示，每个 SLICE 包含 2 个 LUT5、1 个专门的加法器和 2 个 D 触发器。每个 PFU 的 2 个 BANK 中各有 1 个额外的 LUT7/LUT8 选择器和进位选择器。

在 PMU 中每个 LUT5 可以存储 32 位数据，通过 PMU 中的独立控制器控制实现存储功能或移位功能。其中，8 个 SLICE 共同构成分布式存储功能。

3.3 组合逻辑资源

可编程逻辑单元中的 SLICE 可独立实现 3 类组合逻辑，独立的 LUT6、非独立的双 LUT5 和独立的双 LUT4。每个 BANK 内 SLICE0/1 可以实现 1 个 LUT7 函数，SLICE2/3 可实现 1 个 LUT7 函数，BANK 内 SLICE0/1/2/3 可实现 LUT8 函数。多路选择器使用示意图如图 3-2 所示：



图 3-2 多路选择器使用示意图

3.4 全加器与进位链

每个 SLICE 中集成有 1 个全加器，可对进位逻辑进行专门优化。SLICE 中双 LUT5 结构查找表可以和全加器独立使用，可以映射为多种 1 位加法结构。如图 3-3 所示：



图 3-3 加法结构示意图

PFU 内每个 BANK 的 4 个 SLICE 串联成为一条 4 位进位链，从下到上，在链的 fci 输入端，可额外选择输入为 0/1/互连输入。每个 PFU 包含 1 条 8 位链。如图 3-4 所示。



图 3-4 进位链结构示意图

3.5 DFF/ LATCH 功能

每个 SLICE 内部有 2 个 DFF，可实现锁存功能，锁存的输入信号有 SLICE 输入信号、加法器输出/进位、2 个 LUT5 的输出以及对 LUT6 输出信号。PMU 内部的 8 个 DFFA 可以额外配置为 LATCH 功能。

如图 3-5 所示，PFU 每个 BANK 内有 8 个 DFF：

- 按 BANK 共享一个时钟 clk
- 按 BANK 共享一个异步 set/reset 信号输入 asr，每个 DFF 可以独立设置 set 或 reset
- 按 BANK 共享一个同步 set/reset 信号输入 ssr，每个 DFF 可以独立设置 set 或 reset
- CE 按 DFFA/B 分类，4 个 DFFA 共享一个时钟使能 cea，4 个 DFFB 共享一个时钟使能 ceb



图 3-5 BANK 内 DFF 的 CLK/CE/SR 分布图

3.6 移位器功能

PMU 支持移位器功能，可支持 8 位宽最大 65 级延迟或者 16 位宽最大 33 级延迟，最小延迟级数为 2 级。移位链深度通过端口 depth 输入。移位器功能示意图如图 3-6 所示。



图 3-6 移位器功能示意图

移位器端口说明如表 3-3 所示。

表 3-3 移位器端口说明表

端口	说明
clk	移位时钟，上升沿有效（可反向）
datain[7:0]/[15:0]	移位数据输入，默认上升沿锁存
depth[5:0]/[4:0]	移位器深度控制字
dataout [7:0]/[15:0]	移位输出，由 DFFA/DFFB 输出
en	移位使能

其特性如下：

- 移位器最小深度为 2，输入/输出有锁存器，输入建立时间、输出延迟与 PFU 内部 DFF 的输入建立时间、输出延迟一致。8 位宽时使用 8 个 DFFB，16 位宽时使用 8 个 DFFA 和 8 个 DFFB
- 使用移位器时，BANK0 和 BANK1 的 clk 必须相同
- depth 输入改变后，一定要复位内部控制器
- 不同移位寄存器的位宽和实际移位深度的关系表达式，如表 3-4 所示，此属性中的深度主要用于移位寄存器的动态模式 VARIABLE，FIX 模式时，深度值代表实际深度。

表 3-4 移位寄存器属性表

移位寄存器位宽（bit）	最大深度	深度属性值（depth）	实际深度（shift_depth）
16	33	0x00	2
		0x1F	33
		公式：shift_depth=（depth [4:0]）+2	
8	65	0x00	2
		0x3F	65
		公式：shift_depth=（depth[5:0]）+2	

移位寄存器时序图如图 3-7 所示：



图 3-7 移位寄存器时序图

在使能信号（en）拉高以后，datain 数据和 depth 数据输入，移位寄存器开始工作，当使能信号（en）拉低后，移位寄存器会停止工作，即 dataout 不再更新数据。

3.7 DISRAM 功能

PMU 内部的 16 个 LUT5 可以配置深度为 32 宽度为 16 的简单双口 RAM，也可配置深度为 64 宽度为 8 的简单双口 RAM。LUT5 输入端是 RAM 的读地址，LUT5 输出端是 RAM 输出，可以被 PFU 的 16 个 DFF 锁存。如图 3-8 所示：



图 3-8 DISRAM 端口框图



图 3-9 DISRAM 内部框图

其特性如下：

- DISRAM 内有写地址和写数据锁存器，写地址和写数据相对于时钟时同步的
- 读地址异步
- 支持分布式 RAM 的模式有：64x8 模式、32x16 模式
- DISRAM 的 wclk 使用的是 bank0 时钟
- wrst 是写控制器的异步复位信号，可实现对控制器进行复位
- 当 waddr 锁存后的信号 waddr_reg 与读地址 raddr 相同时，会出现同一地址空间读写冲突，输出数据未知，需要避免此种情况出现。

版本信息

日期	版本	修订记录
2021/06/19	0.1	首次发布中文版
2021/10/1	0.2	增加图 2-2 中器件结构功能简化框图
2021/11/1	0.3	更新 3.7 节 DISRAM 功能：修正错误描述，修正图 3-8 DISRAM 端口框图
2022/01/20	1.0	首次发布正式版本
2022/06/28	1.1	1. 增加图 2-3 PH1A60GEG324 器件结构功能简化框图 2. 统一修订 PH1A400 系列名称为 PH1A 系列
2022/10/24	1.2	1. 在第 2 节中增加图 2-4 PH1A90SBG484 器件架构图 2. 更新文档免责声明
2023/03/10	1.3	1. 修正图 2-4 PH1A90SBG484 器件结构功能简化框图 2. 增加图 2-5 PH1A90SBG324 器件结构功能简化框图 3. 增加图 2-6 PH1A180SFG676 器件结构功能简化框图

版权所有©2023 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：https://www.anlogic.com）自行查询下载，也可联系安路科技的销售人员咨询获取。